內阻很小的MOS管為什麽會發熱？

• 來源：hth体育官网登录 更新時間：2021-06-04 09:46:40點擊：6次

• 
  

  內(nei) 阻很小的MOS管為(wei) 什麽(me) 會(hui) 發熱？

  
  

  
  

  本文來源：ECCN中電網

  
  

  Source、Drain、Gate分別對應場效應管的三極：源極S、漏極D、柵極G（裏這不講柵極GOX擊穿，隻針對漏極電壓擊穿）。

   

  

  
  

  1、MOSFET的擊穿有哪幾種？

   

  先講測試條件，都是源柵襯底都是接地，然後掃描漏極電壓，直至Drain端電流達到1uA。所以從(cong) 器件結構上看，它的漏電通道有三條：Drain到source、Drain到Bulk、Drain到Gate。

   

  1、 Drain-》Source穿通擊穿

   

  這個(ge) 主要是Drain加反偏電壓後，使得Drain/Bulk的PN結耗盡區延展，當耗盡區碰到Source的時候，那源漏之間就不需要開啟就形成了 通路，所以叫做穿通（punch through）。

   

  那如何防止穿通呢？這就要回到二極管反偏特性了，耗盡區寬度除了與(yu) 電壓有關(guan) ，還與(yu) 兩(liang) 邊的摻雜濃度有關(guan) ，濃度越高可以抑製耗盡區寬度延展，所以flow裏麵有個(ge) 防穿通注入（APT：AnTI Punch Through），記住它要打和well同type的specis。

   

  當然實際遇到WAT的BV跑了而且確定是從(cong) Source端走了，可能還要看是否 PolyCD或者Spacer寬度，或者LDD_IMP問題了。

   

  那如何排除呢？這就要看你是否NMOS和PMOS都跑了？POLY CD可以通過Poly相關(guan) 的WAT來驗證。

   

  對於(yu) 穿通擊穿，有以下一些特征：

   

  （1）穿通擊穿的擊穿點軟，擊穿過程中，電流有逐步增大的特征，這是因為(wei) 耗盡層擴展較寬，產(chan) 生電流較大。

   

  另一方麵，耗盡層展寬大容易發生DIBL效應，使源襯底結正偏出現電流逐步增大的特征。

   

  （2）穿通擊穿的軟擊穿點發生在源漏的耗盡層相接時，此時源端的載流子注入到耗盡層中，被耗盡層中的電場加速達到漏端。

   

  因此，穿通擊穿的電流也有急劇增大點，這個(ge) 電流的急劇增大和雪崩擊穿時電流急劇增大不同，這時的電流相當於(yu) 源襯底PN結正向導通時的電流，而雪崩擊穿時的電流主要為(wei) PN結反向擊穿時的雪崩電流，如不作限流，雪崩擊穿的電流要大。

   

  （3）穿通擊穿一般不會(hui) 出現破壞性擊穿。因為(wei) 穿通擊穿場強沒有達到雪崩擊穿的場強，不會(hui) 產(chan) 生大量電子空穴對。

   

  （4）穿通擊穿一般發生在溝道體(ti) 內(nei) ，溝道表麵不容易發生穿通，這主要是由於(yu) 溝道注入使表麵濃度比濃度大造成，所以，對NMOS管一般都有防穿通注入。

   

  （5）一般的，鳥嘴邊緣的濃度比溝道中間濃度大，所以穿通擊穿一般發生在溝道中間。

   

  （6）多晶柵長度對穿通擊穿是有影響的，隨著柵長度增加，擊穿增大。而對雪崩擊穿，嚴(yan) 格來說也有影響，但是沒有那麽(me) 顯著。

   

  2、 Drain-》Bulk雪崩擊穿

   

  這就單純是PN結雪崩擊穿了（avalanche Breakdown），主要是漏極反偏電壓下使得PN結耗盡區展寬，則反偏電場加在了PN結反偏上麵，使得電子加速撞擊晶格產(chan) 生新的電子空穴對 （Electron-Hole pair），然後電子繼續撞擊，如此雪崩倍增下去導致擊穿，所以這種擊穿的電流幾乎快速增大，I-V curve幾乎垂直上去，很容燒毀的。（這點和源漏穿通擊穿不一樣）

   

  那如何改善這個(ge) juncTIon BV呢？所以主要還是從(cong) PN結本身特性講起，肯定要降低耗盡區電場，防止碰撞產(chan) 生電子空穴對，降低電壓肯定不行，那就隻能增加耗盡區寬度了，所以要改變 doping profile了，這就是為(wei) 什麽(me) 突變結（Abrupt juncTIon）的擊穿電壓比緩變結（Graded JuncTIon）的低。

   

  當然除了doping profile，還有就是doping濃度，濃度越大，耗盡區寬度越窄，所以電場強度越強，那肯定就降低擊穿電壓了。而且還有個(ge) 規律是擊穿電壓通常是由低 濃度的那邊濃度影響更大，因為(wei) 那邊的耗盡區寬度大。

   

  公式是BV=K*（1/Na+1/Nb），從(cong) 公式裏也可以看出Na和Nb濃度如果差10倍，幾乎其中一 個(ge) 就可以忽略了。

   

  那實際的process如果發現BV變小，並且確認是從(cong) junction走的，那好好查查你的Source/Drain implant了。

   

  3、 Drain-》Gate擊穿

   

  這個(ge) 主要是Drain和Gate之間的Overlap導致的柵極氧化層擊穿，這個(ge) 有點類似GOX擊穿了，當然它更像 Poly finger的GOX擊穿了，所以他可能更care poly profile以及sidewall damage了。當然這個(ge) Overlap還有個(ge) 問題就是GIDL，這個(ge) 也會(hui) 貢獻Leakage使得BV降低。

   

  上麵講的就是MOSFET的擊穿的三個(ge) 通道，通常BV的case以前兩(liang) 種居多。

   

  上麵講的都是Off-state下的擊穿，也就是Gate為(wei) 0V的時候，但是有的時候Gate開啟下Drain加電壓過高也會(hui) 導致擊穿的，我們(men) 稱之為(wei) On-state擊穿。

   

  這種情況尤其喜歡發生在Gate較低電壓時，或者管子剛剛開啟時，而且幾乎都是NMOS。所以我們(men) 通常WAT也會(hui) 測試BVON。

  
  

  
  

  ---

  聲明：本網站原創內(nei) 容，如需轉載，請注明出處；本網站轉載的內(nei) 容（文章、圖片、視頻）等資料版權歸原網站所有。如我們(men) 采用了您不宜公開的文章或圖片，未能及時和您確認，避免給雙方造成不必要的經濟損失，請電郵聯係我們(men) ，以便迅速采取適當處理措施；郵箱：limeijun@transql.com